发布网友
发布时间:2024-10-24 09:47
共1个回答
热心网友
时间:2024-11-20 06:48
1.打开原理图文件
2.选择 File--Creat/Update--creat HDL design file from current file
3.在弹出的对话框中选择VHDL或Verilog HDL文件