PCIe 6.0用了什么技巧将传输速率提高了一倍?
发布网友
发布时间：2024-09-12 22:01
共1个回答
热心网友
时间：2024-09-12 22:16
PCIe 5.0，作为最新标配功能，提升了数据传输的带宽，但大数据、AI、自动驾驶、高速以太网等应用仍需更高速度。PCI-SIG公布了PCIe 6.0正式标准，带宽翻倍，突破32GT/s，达到GT/s。这次升级并非通过提升传输频率，而是通过改变编码方式，类似PCIe 2.0到PCIe 3.0的升级，从8b/10b编码转变为128b/130b编码，使带宽提升2倍。编码效率的提高从24%到2倍的传输带宽。为适应主板线材材质和成本，PCIe 6.0同样采用类似方式，仅通过改变编码方式到PAM-4（脉冲幅度调制，4级）来提高带宽。PAM-4编码在超高速以太网中广泛应用，但在板级总线中尚属首次。PAM-4编码将NRZ（非回零）编码的单比特提升为双比特，通过引入FEC（前向错误校正）和定长FLIT（流控制单元）以及CRC（循环冗余校验）进行数据校验和错误重发。FLIT编码的效率提升导致延迟降低。PAM4的引入为后续继续采用此方式提供了可能，并且PCIe 6.0还引入了L0p链路状态，更多详情将在介绍链路ASPM（L0，L1，L0s和L0p）时阐述。PCIe 4.0后Retimer的引入同样适用于PCIe 5.0和6.0，后续将专门介绍。有人认为这是自PCIe规格公布以来变化最大的一次，但我认为它是最巧妙的一次，没有触及挑战传输频率这一技术和经济难题。更多PCI/PCIe内容，请关注本专栏和微信公众号"UEFIBlog"，公众号提供最新文章及公开芯片资料下载。关注公众号后，留言“资料”可获取资源。
