课程设计任务书:
1） 集成数字定时器 2） 技术指标
1、设计一个数字定时器，要求它具有数字钟的功能，又可以按预定时刻发 出控制信
号对被控对象实施开关控制
2、时钟功能：具有24小时计时方式，显示时、分、秒。计时范围要求自 00 点00
分00秒到23点59分59秒 3、 要求具有校时电路，可对小时、分、秒分别校准。 4、 可以同时设置四个以上的预定时刻，时刻的预选以 5分钟为单位。 5、 被控对象在达到预选时刻后，电铃连续响 10秒，而监听器在10秒内断 续
鸣叫5次，即想一秒停一秒。 集成数字定时器的组成和工作原理
数字定时器一般由振荡器、分频器、计数器、译码器、显示器及部分扩展电路等组成，其基 本逻辑功能框图如下所示:
数字电子钟的基本组成：
振荡器 振荡器是数字电子钟的核心， 其作用是产生一个频率标准， 即时间标准信号， 然 后再由分频器生成秒脉冲， 所以，振荡器频率的精度和稳定度就基本决定了数字 电子钟的准确度， 为产生稳定的时间标准信号， 一般采用石英晶体振荡器。 如果 精度要求不是很高的话我们可以采用由集成逻辑门与 RC 组成的时钟源振荡器。 一般而言，选用石英晶体振荡器所选用的晶振频率为 32768Hz,再通过15级2分 频集成电路得到 1Hz 的标准秒脉冲。
分频器
振荡器产生的时标信号频率很高，要使它变成用来计时的“秒”信号，需要若干 级分频电路， 分频器的级数和每级分频次数要根据时标信号的频率来决定。 其功
能主要有两个： 一是产生标准秒脉冲信号，二是提供功能扩展电路所需的信号。
计数器
有了“秒”信号了就可以根据 60 秒为一分， 60 分为一小时， 24小时为一天的进 制，分别选定没“秒”、“分”、“时”的计数器。 从这些计数器的输出可得到一分、 一小时、一天的时间进位信号。在秒计数器钟因为是 60 进制通常用两个十进制 计数器的集成片组成， 其中秒个位是十进制的、 十位是 6 进制的。可采用反馈归 零法变“秒”十位为 6 进制，实现秒的 60进制，同样，分计数器的与秒的一样， 只是时计数器里需要变成 24 进制，也用反馈归零法实现。 译码器及显示器
因为计数器全部采用8421BCD码十进制计数集成芯片，所以“秒”、“分”、“时” 的个位和十位都有四个状态输出端（Qa、Qb、Qc、Qd）。将这些输出端，接至 译码电路，就可产生驱动七段数码显示器的信号。常用的集成芯片有
74LS48和
4511 等。
校时电路
当数字钟接通电源或者计时出现误差时需要校正时间， 校时电路的要求是： 在小 时校正时不影响分和秒的正常计数；在分校时时不影响时和秒的正常计数。
方案的实现:
秒脉冲发生器的设计:
习EC壬犬为子型疋芜蕃・其三羔运虫茂其季孜刃吕
22 M Ohm
JITLTL
O --- w\\/ -- J
R25 32 759 kHz < 150 kOhm
n _____ <
U 1
本设计采用CD4060CMOS集成电路十四位二进制计数器 /分频器来实现。 电路由两部分组成。2hz信号在经过一级D触发器构成的二分频电路就获得了 冲。
的秒脉1HZ
计数器的设计 ：
分和秒计数器都是模数为 60 的计数器，可以选用 74LS90 芯片级联组成模数为 60的计数器。也可以用4518双重BCD加法计数器芯片，采用反馈归零法实现秒 60进制，而时计数器是一个二十四进制的特殊进制计数器， 其要求是“24 翻一”， 计数规律是：当数字时钟运行到“ 23 时 59 分 59 秒”时计数器再加一个秒脉冲 时数字钟自动运行到“ 00 时 00 分 00 秒”，实现日常生活的 24 小时计数制，在 次可以选用74LS74与74LS191来实现，也可以选用4518集成芯片采用反馈归零 法完成二十四进制。由于 4518使用起来简单，所用的芯片也少故本例采用 4518 来实现。
校时电路的设计： 由设计的要求可知该电路对校时电路的要求还是比较高的， 设计的校时电路中三 个控制开关 S1,S2,S3 分别用来实现“时”、“分”、“秒”的校准，开关处于正常 位置分别接高电平，所以“时” 、“分”、“秒”计数器按正常计数。当将 S1 置校 时位置时，S1闭合，由分频器送来0.5秒的脉冲信号直接进入“时”计数器，使 小时指示每 0.5秒计一个字达到快速校时的目的。 当“时”校准后，复位开关 S1, 再按下开关S2置“校分”位置，和校时的原理一样，将 0.5秒的脉冲信号接入
“分”计数器的CP端使“分”快速计数。当分校到合适的数字后，复位开关S2, 数字钟进入正常走时状态。 “秒”校准开关 S3 控制着一 RS 触发器（可以选用 74LS74 双 D 触发器集成片中的一 D 触发器来实现 RS 的功能）的状态。当 S3 置一“正常”位置时，触发器置“ 1”， 端输出低电平，关闭 D8,Q 端输出高电 平，使 D7 打开，“秒”信号正常进入“秒”计数器，使时钟正常计时。若开关 S3置于“秒校”位置，则触发器置零，Q端输出低电平，封锁D7, “秒”信号不 能通过，而 端输出高电平，打开D8,使0.5秒的信号进入“秒”计数器，此时“秒” 计数器快速计时。待“秒”校准后，松开复位 S3,使其恢复置正常位置。其中 周期为0.5秒的脉冲信号取自分频器。另外开关 S1、S2、S3、在搏动时可能会 产生抖动的现象， 为了减少这种现象的发生可以在每个开关的两端各
接一个电容 以缓解抖动 。
电路设计好之后先通过仿真来验证电路的可行性:
经仿真之后，进行安装与调试：
在实验面板上组装数字式电子钟时， 应严格按图连接引脚， 注意走线整齐， 布局 合理，器件的悬空端、清“ 0”端，置“ 1”端要正确处理。首先对照图对应安装 好各元器件。并通过检查确认没问题才进行下一步操作。另外芯片、数码管、三 极管、蜂鸣器……的安装一定要注意极性。 千万别装反了。插拔芯片时要注意用 力均匀，避免芯片管脚在插拔过程中变弯、折断。实践证明，新安装的电路板往 往难以达到预期的效果，这是因为在设计的时候不可能周全地考虑元件的误差、 器件参数的分散性、 寄生参数等各种各样的客观因素。 此外，电路板的安装中仍 存在有可能没有查出来的错误。 需要通过电路板的整体测试与调整， 才可发现设 计方案中的不足， 之后查出电路安装中的错误并采取措施加以改进和纠正， 就可 以使之达到预定的技术要求。
电路安装完毕后， 必须在不通电的情况下， 对电路板进行认真细致的检查， 以便 纠正安装错误。检查应特别注意：元器件引脚之间有无短路、断路。 IC 座是否 插反。电源的正、负极性有没有接反，正、负极之间有没有短路现象，电源线、 地线是否接触良好。
设计心得及体会
这次实验总体来说完成的比较顺利，虽然中间也有一些考虑不周的小失误， 但总体还成成功完成了实验。
本次我们组所选择的实验题目是一个纯数电的题目。相对于模电题目来说， 这个题目所使用的芯片较多，超过以往历次实验，使用了 10 片以上的芯片，如 此多的芯片导致线路连接起来十分复杂， 使用了至少 100根导线连接，复杂的电 路要求十分准确的连接线路， 在初次连接时就要确保正确， 一个小小的连接错误 就可能使整个系统失效， 并且检查起来十分困难。 我们在初次连接时使用了分块 连接分块检查功能的方法， 每连接一部分电路就验证一次功能， 确保电路的正确 性。
虽然电路连接很复杂， 但是相对于模拟电路， 调试起来十分轻松， 没有模电 各种滤波，系统参数的调节等麻烦。在仿真成功，电路连接正确的情况下，系统 经过简单调试， 很快工作了起来。 但在定时电路中出现了一些小问题， 在经过电 路修改后，系统正常工作了起来。
这次实验中我们第一次使用所学的知识做了个具有完整功能的系统， 虽然功 能只与 5元的电子表类似， 但始终是我们的劳动成果， 为我们以后设计更加复杂 的系统做好准备。
因篇幅问题不能全部显示，请点此查看更多更全内容