(12)发明专利申请
(10)申请公布号 CN 106033227 A (43)申请公布日 2016.10.19
(21)申请号 201510125783.0(22)申请日 2015.03.20
(71)申请人北大方正集团有限公司
地址100871 北京市海淀区成府路298号中
关村方正大厦9层
申请人深圳方正微电子有限公司(72)发明人潘光燃 文燕 高振杰 马万里
石金成(74)专利代理机构北京同立钧成知识产权代理
有限公司 11205
代理人陶敏 黄健(51)Int.Cl.
G05F 1/56(2006.01)
权利要求书1页 说明书5页 附图1页
(54)发明名称
基准电压源电路(57)摘要
本发明实施例提供一种基准电压源电路。该基准电压源电路包括：第一稳压结构D1、第二稳压结构D2、MOS管、运算放大器、第一电阻R1和第二电阻R2；第一稳压结构D1的阳极接地，第一稳压结构D1的阴极与第一电阻R1的一端相连；第二稳压结构D2的阳极与第二电阻R2的一端相连；第二稳压结构D2的阴极与MOS管的源极或漏极相连，MOS管的漏极或源极接电源；MOS管的栅极接运算放大器的输出端，运算放大器的两个输入端分别与第一稳压结构D1的阴极和第二稳压结构D2的阴极相连。本发明实施例通过设计预定物理尺寸的第一稳压结构D1和第二稳压结构D2便可提高基准电压的精度以及基准电压值的灵活性。 C N 1 0 6 0 3 3 2 2 7 A CN 106033227 A
权 利 要 求 书
1/1页
1.一种基准电压源电路，其特征在于，包括：第一稳压结构D1、第二稳压结构D2、金属氧化物半导体场效应晶体MOS管、运算放大器、第一电阻R1和第二电阻R2；其中，
所述第一稳压结构D1的阳极接地，所述第一稳压结构D1的阴极与所述第一电阻R1的一端相连，所述第一电阻R1的另一端接电源；
所述第二稳压结构D2的阳极与所述第二电阻R2的一端相连，所述第二电阻R2的另一端接地；
所述第二稳压结构D2的阴极与所述MOS管的源极相连，所述MOS管的漏极接电源，或者所述第二稳压结构D2的阴极与所述MOS管的漏极相连，所述MOS管的源极接电源；
所述MOS管的栅极接所述运算放大器的输出端，所述运算放大器的两个输入端分别与所述第一稳压结构D1的阴极和所述第二稳压结构D2的阴极相连，且所述运算放大器使所述第一稳压结构D1的阴极的电势与所述第二稳压结构D2的阴极的电势相等；
其中，所述第二稳压结构D2的阳极的电势与地电势的差值为所述基准电压源电路产生的基准电压。
2.根据权利要求1所述的基准电压源电路，其特征在于，所述MOS管包括NMOS管和PMOS管。
3.根据权利要求2所述的基准电压源电路，其特征在于，所述第二稳压结构D2的阴极与所述MOS管的源极相连，所述MOS管的漏极接电源，或者所述第二稳压结构D2的阴极与所述MOS管的漏极相连，所述MOS管的源极接电源包括：
所述MOS管为所述NMOS管，所述第二稳压结构D2的阴极与所述MOS管的源极相连，所述MOS管的漏极接电源；或者
所述MOS管为所述PMOS管，所述第二稳压结构D2的阴极与所述MOS管的漏极相连，所述MOS管的源极接电源。
4.根据权利要求1-3任一项所述的基准电压源电路，其特征在于，所述第一稳压结构D1的稳定电压U1大于所述第二稳压结构D2的稳定电压U2，所述基准电压源电路产生的基准电压为U1-U2。
5.根据权利要求4所述的基准电压源电路，其特征在于，所述第一稳压结构D1和/或所述第二稳压结构D2包括多个串联的稳压管。
6.根据权利要求5所述的基准电压源电路，其特征在于，所述第一稳压结构D1和所述第二稳压结构D2的结构类型相同，工艺流程相同。
7.根据权利要求6所述的基准电压源电路，其特征在于，所述第一稳压结构D1和所述第二稳压结构D2的物理尺寸不同。
8.根据权利要求7所述的基准电压源电路，其特征在于，所述电源电压大于5.5伏。
2
CN 106033227 A
说 明 书基准电压源电路
1/5页
技术领域
[0001]
本发明实施例涉及半导体集成电路制造领域，尤其涉及一种基准电压源电路。
背景技术
基准电压源是模拟电路的核心单元电路，尤其是在电源管理芯片中，基准电压源往往决定了电源管理芯片的性能指标。衡量基准电压源电路的主要指标包括其输出电压的精度及输出电压的范围。[0003] 现有技术中，基准电压源电路包括带隙基准源电路和齐纳基准源电路，带隙基准源电路的结构是将一个正向偏置的PN结与一个VT(热电势)相关的电压串联，利用PN结的负温度系数和VT的正温度系数相互抵消实现温度补偿；齐纳基准源电路的结构是将一个反向击穿的稳压管和一个PN结串联，利用稳压管的正温度系数和PN结的负温度系数相互抵消来实现温度补偿。[0004] 但是，带隙基准源电路只能输出约1.25伏的基准电压，齐纳基准源电路输出电压的精度不高，所以，现有技术中的基准电压源电路存在基准电压精度不高，以及基准电压值不灵活的问题。
[0002]
发明内容
[0005]
本发明实施例提供一种基准电压源电路，以提高基准电压的精度和基准电压值的
灵活性。
本发明实施例的一个方面是提供一种基准电压源电路，包括：第一稳压结构D1、
第二稳压结构D2、金属氧化物半导体场效应晶体MOS管、运算放大器、第一电阻R1和第二电阻R2；其中，
[0007] 所述第一稳压结构D1的阳极接地，所述第一稳压结构D1的阴极与所述第一电阻R1的一端相连，所述第一电阻R1的另一端接电源；
[0008] 所述第二稳压结构D2的阳极与所述第二电阻R2的一端相连，所述第二电阻R2的另一端接地；
[0009] 所述第二稳压结构D2的阴极与所述MOS管的源极相连，所述MOS管的漏极接电源，或者所述第二稳压结构D2的阴极与所述MOS管的漏极相连，所述MOS管的源极接电源；[0010] 所述MOS管的栅极接所述运算放大器的输出端，所述运算放大器的两个输入端分别与所述第一稳压结构D1的阴极和所述第二稳压结构D2的阴极相连，且所述运算放大器使所述第一稳压结构D1的阴极的电势与所述第二稳压结构D2的阴极的电势相等；[0011] 其中，所述第二稳压结构D2的阳极的电势与地电势的差值为所述基准电压源电路产生的基准电压。
[0006]
如上所述的基准电压源电路，优选的是，所述MOS管包括NMOS管和PMOS管。
[0013] 如上所述的基准电压源电路，优选的是，所述第二稳压结构D2的阴极与所述MOS管的源极相连，所述MOS管的漏极接电源，或者所述第二稳压结构D2的阴极与所述MOS管
[0012]
3
CN 106033227 A
说 明 书
2/5页
的漏极相连，所述MOS管的源极接电源包括：[0014] 所述MOS管为所述NMOS管，所述第二稳压结构D2的阴极与所述MOS管的源极相连，所述MOS管的漏极接电源；或者[0015] 所述MOS管为所述PMOS管，所述第二稳压结构D2的阴极与所述MOS管的漏极相连，所述MOS管的源极接电源。
[0016] 如上所述的基准电压源电路，优选的是，所述第一稳压结构D1的稳定电压U1大于所述第二稳压结构D2的稳定电压U2，所述基准电压源电路产生的基准电压为U1-U2。[0017] 如上所述的基准电压源电路，优选的是，所述第一稳压结构D1和/或所述第二稳压结构D2包括多个串联的稳压管。[0018] 如上所述的基准电压源电路，优选的是，所述第一稳压结构D1和所述第二稳压结构D2的结构类型相同，工艺流程相同。[0019] 如上所述的基准电压源电路，优选的是，所述第一稳压结构D1和所述第二稳压结构D2的物理尺寸不同。
[0020] 如上所述的基准电压源电路，优选的是，所述电源电压大于5.5伏。[0021] 本发明实施例提供的基准电压源电路，通过运算放大器使得第一稳压结构D1的阴极的电势与第二稳压结构D2的阴极的电势相等，由于第一稳压结构D1的阳极接地，所以第一稳压结构D1的稳定电压U1也等于第一稳压结构D1的阴极的电势，基准电压源电路产生的基准电压Vref等于第一稳压结构D1的稳定电压U1减去第二稳压结构D2的稳定电压U2，U1-U2的精度决定了基准电压Vref的精度，通过设计预定物理尺寸的第一稳压结构D1和第二稳压结构D2便可提高基准电压Vref的精度，另外，改变第一稳压结构D1的物理尺寸和/或第二稳压结构管D2的物理尺寸还可以改变U1-U2的大小，提高了基准电压值的灵活性。附图说明
[0022] 图1为本发明实施例提供的基准电压源电路图；[0023] 图2为本发明另一实施例提供的基准电压源电路图。
具体实施方式
[0024] 图1为本发明实施例提供的基准电压源电路图。本发明实施例针提供的基准电压源电路包括第一稳压结构D1、第二稳压结构D2、金属氧化物半导体场效应晶体MOS管、运算放大器、第一电阻R1和第二电阻R2；其中，所述第一稳压结构D1的阳极接地，所述第一稳压结构D1的阴极与所述第一电阻R1的一端相连，所述第一电阻R1的另一端接电源；所述第二稳压结构D2的阳极与所述第二电阻R2的一端相连，所述第二电阻R2的另一端接地；所述第二稳压结构D2的阴极与所述MOS管的源极相连，所述MOS管的漏极接电源，或者所述第二稳压结构D2的阴极与所述MOS管的漏极相连，所述MOS管的源极接电源；所述MOS管的栅极接所述运算放大器的输出端，所述运算放大器的两个输入端分别与所述第一稳压结构D1的阴极和所述第二稳压结构D2的阴极相连；其中，所述第二稳压结构D2的阳极的电势与地电势的差值为所述基准电压源电路产生的基准电压。
如图1所示，第一稳压结构D1的阳极接地，所述第一稳压结构D1的阴极与所述第
一电阻R1的一端相连，所述第一电阻R1的另一端接电源；所述第二稳压结构D2的阳极与
[0025]
4
CN 106033227 A
说 明 书
3/5页
所述第二电阻R2的一端相连，所述第二电阻R2的另一端接地；所述第二稳压结构D2的阴极与所述MOS管M1的源极或漏极相连，若所述第二稳压结构D2的阴极与所述MOS管M1的源极相连，则MOS管M1的漏极接电源，若所述第二稳压结构D2的阴极与所述MOS管的漏极相连，则所述MOS管M1的源极接电源。所述MOS管M1的栅极接所述运算放大器OP的输出端Vout，所述运算放大器OP的两个输入端Vin1和Vin2分别与所述第一稳压结构D1的阴极和所述第二稳压结构D2的阴极相连，且所述运算放大器OP使所述第一稳压结构D1的阴极的电势与所述第二稳压结构D2的阴极的电势相等。所述第二稳压结构D2的阳极的电势与地电势GND的差值为所述基准电压源电路产生的基准电压Vref。
[0026] 运算放大器OP使得所述第一稳压结构D1的阴极的电势与所述第二稳压结构D2的阴极的电势相等，该电势等于第一稳压结构D1的稳定电压U1，由于第一稳压结构D1的阳极接地，第一稳压结构D1的稳定电压U1等于第一稳压结构D1的阴极与阳极的电势差，所以第一稳压结构D1的稳定电压U1也等于第一稳压结构D1的阴极的电势。
[0027] 本发明实施例基准电压源电路产生的基准电压Vref等于第二稳压结构D2的阴极电势减去第二稳压结构D2的稳定电压U2，即等于U1-U2。若第一稳压结构D1的稳定电压U1与第二稳压结构管D2的稳定电压U2的差值U1-U2为固定值，则基准电压Vref为固定值；U1-U2的精度决定了基准电压Vref的精度，而U1-U2的精度由第一稳压结构D1和第二稳压结构D2的物理尺寸决定，因此，只要设计预定物理尺寸的第一稳压结构D1和第二稳压结构D2便可提高基准电压Vref的精度；另外，改变第一稳压结构D1的物理尺寸和/或第二稳压结构管D2的物理尺寸，或者改变所述第一稳压结构D1和/或所述第二稳压结构D2包括的稳压管的个数，可以改变U1-U2的大小，获得最终需要的基准电压Vref。
[0028] 本发明实施例通过运算放大器使得第一稳压结构D1的阴极的电势与第二稳压结构D2的阴极的电势相等，由于第一稳压结构D1的阳极接地，所以第一稳压结构D1的稳定电压U1也等于第一稳压结构D1的阴极的电势，基准电压源电路产生的基准电压Vref等于第一稳压结构D1的稳定电压U1减去第二稳压结构D2的稳定电压U2，U1-U2的精度决定了基准电压Vref的精度，通过设计预定物理尺寸的第一稳压结构D1和第二稳压结构D2便可提高基准电压Vref的精度，另外，改变第一稳压结构D1的物理尺寸和/或第二稳压结构管D2的物理尺寸还可以改变U1-U2的大小，提高了基准电压值的灵活性。
[0029] 图2为本发明另一实施例提供的基准电压源电路图。在上述实施例的基础上，所述MOS管包括NMOS管和PMOS管。
[0030] 如图1所示的MOS管M1为NMOS管，如图2所示的MOS管M2为PMOS管。[0031] 所述第二稳压结构D2的阴极与所述MOS管的源极相连，所述MOS管的漏极接电源，或者所述第二稳压结构D2的阴极与所述MOS管的漏极相连，所述MOS管的源极接电源包括：
[0032] 所述MOS管为所述NMOS管，所述第二稳压结构D2的阴极与所述MOS管的源极相连，所述MOS管的漏极接电源；或者[0033] 所述MOS管为所述PMOS管，所述第二稳压结构D2的阴极与所述MOS管的漏极相连，所述MOS管的源极接电源。如图1所示，所述MOS管M1为所述NMOS管，所述第二稳压结构D2的阴极与所述MOS管M1的源极相连，所述MOS管M1的漏极接电源。
[0034]
5
CN 106033227 A[0035]
说 明 书
4/5页
如图2所示，所述MOS管M2为所述PMOS管，所述第二稳压结构D2的阴极与所述MOS管M2的漏极相连，所述MOS管M2的源极接电源。
[0036] 所述第一稳压结构D1的稳定电压U1大于所述第二稳压结构D2的稳定电压U2，所述基准电压源电路产生的基准电压为U1-U2。
[0037] 所述第一稳压结构D1和/或所述第二稳压结构D2包括多个串联的稳压管。[0038] 本发明实施例第一电阻R1的作用在于分担电源Vcc与第一稳压结构D1的阴极之间的电势差，第二电阻R2的作用在于分担基准电压Vref与地之间的电势差，运算放大器OP和MOS管的作用在于通过运算放大器OP调节MOS管的栅极电压从而调整MOS管的漏源电流Ids，从而调整第二电阻R2的分担的电压，以实现第一稳压结构D1的阴极的电势与第二稳压结构D2的阴极的电势相等。[0039] 在上述实施例的基础上，所述第一稳压结构D1和所述第二稳压结构D2的结构类型相同，工艺流程相同。
[0040] 所述第一稳压结构D1和所述第二稳压结构D2的物理尺寸不同。[0041] 所述电源电压大于5.5伏。
[0042] 本发明实施例通过结构类型相同、工艺流程相同、物理尺寸不同的第一稳压结构D1和第二稳压结构D2，保证了第一稳压结构D1的稳定电压U1和第二稳压结构D2的稳定电压U2不同，但稳定电压U1和稳定电压U2的温度系数相同，由于基准电压源电路产生的基准电压Vref等于U1-U2，减法运算使得两者的温度系数相互抵消，进一步提高了基准电压Vref的精度。
[0043] 综上所述，通过运算放大器使得第一稳压结构D1的阴极的电势与第二稳压结构D2的阴极的电势相等，由于第一稳压结构D1的阳极接地，所以第一稳压结构D1的稳定电压U1也等于第一稳压结构D1的阴极的电势，基准电压源电路产生的基准电压Vref等于第一稳压结构D1的稳定电压U1减去第二稳压结构D2的稳定电压U2，U1-U2的精度决定了基准电压Vref的精度，通过设计预定物理尺寸的第一稳压结构D1和第二稳压结构D2便可提高基准电压Vref的精度，另外，改变第一稳压结构D1的物理尺寸和/或第二稳压结构管D2的物理尺寸还可以改变U1-U2的大小，提高了基准电压值的灵活性；第一电阻R1的作用在于分担电源Vcc与第一稳压结构D1的阴极之间的电势差，第二电阻R2的作用在于分担基准电压Vref与地之间的电势差，运算放大器OP和MOS管的作用在于通过运算放大器OP调节MOS管的栅极电压从而调整MOS管的漏源电流Ids，从而调整第二电阻R2的分担的电压，以实现第一稳压结构D1的阴极的电势与第二稳压结构D2的阴极的电势相等；通过结构类型相同、工艺流程相同、物理尺寸不同的第一稳压结构D1和第二稳压结构D2，保证了第一稳压结构D1的稳定电压U1和第二稳压结构D2的稳定电压U2不同，但稳定电压U1和稳定电压U2的温度系数相同，由于基准电压源电路产生的基准电压Vref等于U1-U2，减法运算使得两者的温度系数相互抵消，进一步提高了基准电压Vref的精度。[0044] 在本发明所提供的几个实施例中，应该理解到，所揭露的装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通
6
CN 106033227 A
说 明 书
5/5页
信连接，可以是电性，机械或其它的形式。
[0045] 所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
[0046] 另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用硬件加软件功能单元的形式实现。[0047] 上述以软件功能单元的形式实现的集成的单元，可以存储在一个计算机可读取存储介质中。上述软件功能单元存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)或处理器(processor)执行本发明各个实施例所述方法的部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(Read-Only Memory，ROM)、随机存取存储器(Random Access Memory，RAM)、磁碟或者光盘等各种可以存储程序代码的介质。
[0048] 本领域技术人员可以清楚地了解到，为描述的方便和简洁，仅以上述各功能模块的划分进行举例说明，实际应用中，可以根据需要而将上述功能分配由不同的功能模块完成，即将装置的内部结构划分成不同的功能模块，以完成以上描述的全部或者部分功能。上述描述的装置的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。[0049] 最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
7
CN 106033227 A
说 明 书 附 图
1/1页
图1
图2
8
因篇幅问题不能全部显示，请点此查看更多更全内容