山西电子技术 ２０１１年第４期 应用实践 文章编号：１６７４－４５７８（２０１１）０４－００４１—０２ 基于ＦＰＧＡ的存储测试系统的设计 刘成明，李新娥，张艳兵 （中北大学电子测试技术国家重点实验室，仪器科学与动态测试教育部重点实验室，山西太原０３００５１） 摘要：针对某些特殊的测试试验要求测试系统高性能、微体积、低功耗，在存储测试理论基础上，进行了动态 存储测试系统的ＦＰＧＡ设计。介绍了该系统的组成，对控制模块进行了详细设计。针对测试环境的多样性设计了 采样策略，能对频率多变的信号进行实时记录。通过实验验证了设计的正确性，证实了所设计的采样策略对多种 变化规律的信号采集具有通用性，扩展了系统的应用范围。 关键词：ＦＰＧＡ；存储测试；采样策略；变频采样 中图分类号：ＴＰ２７４．２ 文献标识码：Ｂ Ｏ引言 采样结束。触发模块主要是对系统由一个环境进入另一个 动态测试技术是以捕捉和处理各种动态信息为目的的 环境的方式进行控制。触发方式包括外触发、计数触发、比 门综合技术，它在当代科学技术中地位十分重要，在航天 较触发。计数触发是对采样点数进行计数，采样点数等于预 一航空、仪器仪表、交通运输、军事、医疗等研究中均应用广泛。 设的计数点数时，就会产生触发信号。比较触发是采样值与 常用的测试方法有遥测与存储测试，与无线电遥测仪相比， 预设值作比较，当采样值大于或小于预设值时就会产生触发 存储测试仪结构更为简单、无需发送天线、体积小、功耗低。 信号 。 存储测试技术是对被测对象没有影响或影响在允许范围的 ２采样策略的研究 条件下，在被测体内放置微型数据采集存储测试仪，现场实 ２．１变频采样的状态设计 时完成信号的快速采集和存储，事后回收，由计算机处理和 在一些测试中，例如弹丸在全弹道运动过程中的加速度 再现测试信息同时保证测试仪器完好的一种动态测试技 变化、石油开采过程中射孔时的压力变化，被测信号的频率 术…。由于存储测试对测试结果影响较小，测试数据准确可 变化很大，因此仅由信号的最高上限截止频率确定采样频率 靠，已经渐渐成为测试动态参数的重要手段。 是不合理的，信号的采样频率应该是可变的。因此，需要对 １系统整体设计 被测信号进行采样规律设计，即设计一定的采样策略，综合 测试信号通过传感器输入测试电路中进行处理并存储， 考虑模糊误差、测量时间、存储容量等因素，从而达到最优的 随后通过接口电路输入到计算机中。测试参数限于一定范 测试效果 Ｊ。张文栋教授结合存储测试理论与应用对动态 围，测试通道数为４通道，最大采样频率为１ ＭＨｚ，最大存储 测试的信号存储过程提出了四种采样策略，包括均匀采样策 容量为５１２ ｋＷ。本设计选用Ａｌｔｅｒａ公司推出的Ｃｙｃｌｏｎｅ ＩＩ 略、自动分段均匀采样策略、编程分段自适应均匀采样策略 系列的ＥＰ２Ｃ５Ｔ１４４１８芯片。该芯片具有４６０８个逻辑单元， 以及自适应采样策略，这四种采样策略均适合瞬态速变信号 ２６块Ｍ４Ｋ ＲＡＭ块，ｌ３个嵌入式乘法器，２个锁相环，用户Ｉ／ 的存储记录 Ｊ。 ０引脚数目有８９，可以满足设计要求，并且有一定余量，方 根据被测信号频率变化很大的特点，设计如图２所示的 便以后功能的扩展。ＡＤ转换器选用ＡＤ公司推出的 状态图，实现对此类信号的变频采样。测试系统分环境对信 ＡＤ７４９２，而存储器选用ＮａｎｏＡｍｐ公司推出的Ｎ０８Ｌ１６３ＷＣ２Ａ， 号采样记录，每个环境的采样频率可以在采样前进行设置， 容量为５１２ ｋ×１６ ｂｉｔ。系统的整体框图如图１。 本系统设计为三个环境，即采样频率最多变化三次。 ＶｌＪ１３＝３．ｊ Ｖ Ｔ１７１，＝ ・Ｊ Ｔ ｖｕ‘脚Ｊ ｖ 代 、ｒＥ吼３ ｖ代 ・・ｌ 言号调理电路卜 翌 一 ｖＥＥ：３．３ Ｕ－；上 ＶＥＥ＝３＿３ｖ ＦＰｃＡ控制模块 Ｊ ■ 压鲴 图１系统整体框图 ＦＰＧＡ控制模块实现对整个系统的逻辑控制，主要包 尊 凝 一 ＂ｖ ‘括：ＡＤ控制、存储器的读写、时钟产生、负延迟计数及触发模 块等。其中时钟模块为系统各芯片提供工作时钟，并产生适 合不同环境的采样时钟信号。负延迟模块是为确保记录信 图２分段自适应均匀采样状态图 号的完整性，不致于把触发信号以前的数据丢失。本设计负 在存储测试开始之前，通过软件编程将采集存储过程分 延迟为８ ｋＷ，负延迟计数器记满（５１２—８）ｋＷ后停止计数， 为几个阶段，根据被测信号的变化，每一个阶段的采样频率、 收稿日期：２０１１—０５—１９ 作者简介：刘成明（１９８７－），男，山东临沂人，硕士研究生，研究方向：动态测试与智能仪器。 ４２ 山西电子技术 ２０１１年 存储点数、采样开始时间会作自适应的调整。首先接通电源 使电路处于复位态，此时数字电源ＶＤＤ为通电、模拟电源 ＶＥＥ为断电状态，系统中只有ＦＰＧＡ控制模块工作；然后对 电路编程设定各个环境的采样频率，给电路上电，电路进入 等待触发态，此时ＶＤＤ、ＶＥＥ通电，存储器、ＡＤ转换器启动， 开始采样，地址计数器开始工作；触发信号ＴＲＩＩ到来后，进 入ｆｌ采样态，系统按编程设定的采样频率ｆｌ开始采样，负延 迟计数器开始工作；２环境触发后，系统按照设定的采样频 率ｆ２进行采样，此时处于ｆ２采样态；３环境触发后，系统按采 样频率ｆ１采样，处于ｆ１采样态；当负延迟计数器计满设定值 时，地址计数器和负延迟计数器均停止工作，ＶＥＥ断电，系统 进入等待读出态；在读出数据态，地址同步推进，直到读完所 有的数据。 ２．２变频采样的模块设计 采样频率决定了采样信号的质量和数量，采样频率太 高，会使采得的信号数量剧增，占用大量的存储单元，采样频 率太低的话，会使模拟信号的某些信息丢失，恢复出的信号 会出现失真。为了达到最佳效果，必须根据信号的特点选择 合适的采样频率 。图３为设计的采样时钟选择模块。 ｍｕｘ３ ｍｕｘ８ 境，计数值３２ ｋＷ。系统采样完毕后，连接到计算机通过上 位机软件读取数据，实验波形如图４。 图４三环境采样波形 设置为计数１２８ ｋＷ进入２环境，计数３２ ｋＷ进入３环 境，而系统负延迟为８ ｋＷ，分为４个通道，因此１、２环境的 分界点为（１２８＋８）￥１０２４／４＝３４８１６点，２、３环境的分界点 为（１２８＋８＋３２）￥１０２４／４＝４３００８点，实验波形与计算值相 符。如表１所示： 表１采样频率数据记录 类别 Ｉ环境到 ２环境到 １环境 ２环境 ３环境 ２环境计数值 ３环境计数值 采样频率 采样频率 采样频率 １２８ ｋＷ ３２ ｋＷ ｌ ＭＨｚ ｌ０ｏ ｋＨｚ ５０ ｋＨｚ Ｆｌ Ｐ０ Ｐ？－４６ 星 驻 ・——＿Ｊｌ Ｉｌ 殛２Ｉ０Ｍ０ＨＫｚ Ｈ Ｐｚ Ｐ４ｉ３５２ 。ｌｋｏｕｔ —————Ｐ２ｌ Ｐ７ Ｐ８ Ｓｌ Ｓ２ ＿＿ｊＩ Ｉ Ｐｉ０ Ｐｉｌ Ｐ６ Ｐ７ Ｐ８ Ｓｌ Ｓ２ 设置值 实测值 １２８ ｋＷ ３ ｋＷ １ ＭＨｚ ｌ００ ｋＨｚ ５０ ｋＨｚ Ｐ７ ｌ 丐２ ＿Ｊ １０ＱＫＨ ＱＫＨｚ ＫＨ工 ｌＱＫＨｚ ｌＫＨｚ 通过上表可以看出，系统变频采样模块的设计满足系统 的要求，并且系统是完全按照设定的采样策略进行采样的。 ４结束语 介绍了一种用ＦＰＧＡ实现的动态测试存储测试系统。 图３时钟选择模块原理图 设计可选采样频率有八种，如图３中１ ＭＨｚ～１ ｋＨｚ，都 是由ＦＰＧＡ的时钟模块分频而来，可根据实际情况修改。 ｓ１、ｓ２为环境选择信号；Ｐ０～Ｐ２、Ｐ３～Ｐ５、Ｐ６一Ｐ８三组信号 分别是三个环境的采样频率控制字，在测试前根据环境采样 频率的需要来编程设定；模块ｍｕｘ８为８选１数据选择器，根 据输入的三个控制字来选择对应的采样频率输出。系统上 电后，环境选择信号ｓ１、ｓ２为”００”，模块ｍｕｘ３将１环境的采 样频率控制字Ｐ０、Ｐｌ、Ｐ２输入到模块ｍｕｘ８中，系统自动以１ 环境的采样频率进行采样；２环境的触发信号到来时，ｓ１、ｓ２ 由”００”跳变为”１０”，２环境的采样频率控制字Ｐ３一Ｐ＝５送到 ｍｕｘ８中，以２环境的采样频率进行采样；当３环境的触发信 号来临，ｓｌ、ｓ２由”１０”跳变为”１１”，３环境的采样频率控制 字Ｐ６～Ｐ８被选中，系统以３环境的采样频率采样。 通过实验验证，表明系统能对信号进行不失真采样存储。证 实了所设计的采样策略对多种变化规律的信号采集具有通 用性，实现了对信号的变频采样，扩展了系统的应用范围。 参考文献 ［１］祖静，张志杰，裴东兴，等．新概念动态测试［Ｊ］．测试 技术学报，２００４（１８）：２０—２３． ［２］ 巩林萍，靳鸿，祖静．基于ＣＰＬＤ的多次重触发存储测试 系统设计［Ｊ］．电子设计工程，２００９，１７（１２）：８０—８４． ［３］ 白艳萍，曹济，张文栋，等．瞬态信号测试的自适应采 样策略［Ｊ］．测试技术学报．１９９６，１０（１）：２８—３３． ［４］ 张文栋．存储测试系统的设计理论及其在导弹动态数 据测试中的实现［Ｄ］．北京理工大学，１９９５． ３实验验证 该实验对标准信号发生器输出的正弦波信号进行采集 和存储，采样策略选择为三环境采样，１环境采样频率为 １ ＭＨｚ，２环境为１００ ｋＨｚ，３环境为５０ ｋＨｚ，外触发进入１环 境，计数触发进入２环境，计数值１２８ ｋＷ，计数触发进入３环 ［５］ 崔春生，马铁华，裴东兴．新一代石油井下测试仪多采 样策略研究［Ｊ］．中国测试技术，２００７，３（３３）：７４—７６． Ｄｅｓｉｇｎ ｏｆ Ｓｔｏｒａｇｅ Ｔｅｓｔｉｎｇ Ｓｙｓｔｅｍ Ｂａｓｅｄ ｏｎ ＦＰＧＡ Ｌｉｕ Ｃｈｅｎｇ－ｍｉｎｇ，Ｌｉ Ｘｉｎ－ｅ，Ｚｈａｎｇ Ｙａｎ－ｂｉｎｇ （Ｎａｔｉｏｎａｌ Ｋｅｙ Ｌａｂｆｏｒ觑Ｂｄ ｎ Ｍｅａｓｕｒｅｍｅｎｔ Ｔｅｃｈｎｏｌｏｇｙ，Ｋｅｙ Ｌａｂ ｏｆｌ￣ｔｍｍｅｎｔａｔｍｎ＆ｉｅｎｃｅ＆ ＤｙｎａｍｉｃＭｅａｓｕｒｅｍｅｎｔ．Ⅳ０ ＵｎｉｖｅｒｓｉｔｙｏｆＣｈｉｎａ，Ｔａｉｙｕａｎ Ｓｈａｎｘ ０３００５１，Ｃｈｉａ）ｎ Ａｂｓｔｒａｃｔ：Ｉｎ ｓｏｍｅ ｓｐｅｃｉｌ ｔａｅｓｔｓ ａｎｄ ｅｘｐｅｒｉｍｅｎｔｓ，ｎｏｔ ｏｎｌｙ ｔｈｅ ｃｈａｒａｃｔｅｒｓ ｏｆ ｓｍａｌｌ ｖｏｌｕｍｅ ａｎｄ ｌｏｗ ｃｏｎｓｕｍｐｔｉｏｎ，ｂｕｔ ａｌｓｏ ｔｈｅ ｆｕｎｃ－ ｔｉｏｎ ｏｆ ｒｅｃｏｒｄｉｎｇ ａ ｌａｒｇｅ ｑｕａｎｔｉｔｙ ｏｆ ｄａｔａ ｉｓ ｒｅｑｕｅｓｔｅｄ．Ａ ｓｏｌｕｔｉｏｎ ｆｏｒ ｄａｔａ ｃｏｍｐｍｓｓ ｂａｓｅｄ ｏｎ ＦＰＧＡ ｉｓ ｐｒｏｐｏｓｅｄ．Ｔｈｅ ｂａｓｉｃ ｔｈｅｏｒｙ ｏｆ ＬＺＷ ａｌｇｏｒｉｔｈｍ ｉｓ ｉｎｔｒｏｄｕｃｅｄ ｆｉｒｓｆｌｙ．Ｔｈｅｎ ｔｈｅ ｍｅｔｈｏｄ ｔｏ ａｃｈｉｅｖｅ ｔｈｅ ａｌｇｏｒｉｔｈｍ ｂｙ ＦＰＧＡ ｉｓ ｄｅｓｃｒｉｂｅｄ ｉｎ ｄｅｔａｉｌ．Ｆｏｒ ｔｈｅ ｐａｒｔ ｏｆ ｄａｔａ ａｃ－ ｑｕｉｓｉｔｉｏｎ，ＦＰＧＡ ｉｓ ｕｓｅｄ ｔｏ ｒｅａｌｉｚｅ ｔｈｅ ｃｏｎｔｒｏｌ ｏｆ Ａ／Ｄ ｃｏｎｖｅｒｔｅｒ，ｔｈｅ ｎｅｇａｔｉｖｅ ｓｋｅｗｅｄ ｔｅｃｈｎｏｌｏｇｙ，ｔｈｅ ｉｎｔｅｒｎａｌ ｔｒｉｇｇｅｒ ａｎｄ ｅｘｔｅｒｎａｌ ｔｒｉｇ－ ｇｅｒ ｐｒｏｇｒａｍｍａｂｌｅ ｃｏｎｔｏｌｒｌｉｎｇ ｔ￣ｈｎｄｏｇｙ．Ｌｏｔｓ ｏｆ ｔｅｓｔｓ ｓｈｏｗ ｃｌｅａｒｌｙ ｔｈａｔ ｔｈｅ ｗｏｒｋｉｎｇ ｏｆ ｓｙｓｔｅｍ ｉｓ ｓｔｅａｄｉｌｙ，ｔｈｅ ｃｏｍｐｒｅｓｓｉｏｎ ｓｐｅｅｄ ｉｓ ｆａｓｔ，ｔｈｅ ｅｆｆｅｃｔ ｉｓ ｇｏｏｄ ｏｎ ｄａｔａ ｃｏｍｐｒｅｓｓｉｏｎ，ａｎｄ ｔｈｅ ｗｏｒｋｉｎｇ ｅｌｅｃｔｒｉｃ ｃｕｒｒｅｎｔ ｉｓ ｌｏｗ，ｓｏ ｉｔ ｒｅａｌｉｚｅｓ ｔｈｅ ｉｎｔｅｇｒａｔｉｏｎ ｏｆ ｔｈｒｅｅ ｗｉｔｈ ｓｐｕｔａ， ｐｅｒｆｏｒｍａｎｃｅ ａｎｄ ｃｏｎｓｕｍｐｔｉｏｎ． Ｋｅｙ ｗｏｒｄｓ：ＦＰＧＡ；ｄａｔａ ａｃｑｕｉｓｉｔｉｏｎ；ｄａｔａ ｃｏｍｐｒｅｓｓｉｏｎ；ＬＺＷ ａｌｇｏｒｉｔｈｍ